⑩ 日本国特許庁(JP)

⑥特許出願公開

## ◎ 公 開 特 許 公 報 (A)

昭63-37891

@Int\_Cl\_\*

母発 明 者

識別記号

庁内整理番号

④公開 昭和63年(1988) 2月18日

G 11 C 11/34

3 5 3

A - 8522 - 5B

審査請求 未請求 発明の数 1 (全7頁)

MOSメモリ装置 会発明の名称

②特 頭 昭61-180599

⊚出 願 昭61(1986)7月31日

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ 和民 母発 明 者 有本 エス・アイ研究所内

吉 雄

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ 耕一郎 益子 意発 明 苦

エス・アイ研究所内

清 広 ②発 明 渚

松田

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ エス・アイ研究所内

三菱電機株式会社 鱼出 願 人

東京都千代田区丸の内2丁目2番3号

少代 理 人 弁理士 早瀬 憲一 最終頁に続く

明

1. 発明の名称

MOSメモリ装置

2. 特許請求の範囲

(1) 半導体基板上に形成され各ピット線対が各 々複数組のゲートを介して分割された構成を取る MOSダイナミックRAMにおいて、

第1導電形のMOSトランジスタからなりそれ ぞれ第1及び第2の分割ビット線対に接続された 第1. 第2の分割ビット線対に接続された第1. 第2のフリップフロップと、

第2 導電形のMOSトランジスタからなり上記 複数組のゲートを介して上記第1、第2の分割ビ ット線対に接続された第3のフリップフロップと を備え、

上記第1ないし第3のフリップフロップにより シエアドセンスアンプが構成され、

上記第1、第2のフリップフロップはそのドラ ィブ能力が異なることを特徴とするMOSメモリ 装置.

(2) デコーダ出力に応じてピット線データをデ ータ入出力線に転送するためのエブロゲートが、 上記第1または第2の分割ピット線対のうちの当 孩デコーダに近い側のものに接続されていること を特徴とする特許請求の範囲第1項記載のMOS メモリ装置。

(3) 上記第1、第2のフリップフロップのうち 上記デコーダに近い側の分割ピット線対に接続さ れたものが他方のフリップフロップよりも大きな ドライブ能力を有することを特徴とする特許請求 の範囲第1項または第2項記載のMOSメモリ装

(4) 上記ドライブ能力の差異は上記フリップフ ロップを構成するトランジスタサイズの差異によ り付与されていることを特徴とする特許請求の範 囲第1項ないし第3項のいずれかに記載のMOS メモリ装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、MOSメモリ装置、特にCMOS

#### 特開昭63-37891 (2)

ダイナミックRAMに関し、そのセンスアンプの 新規な構成に関するものである。

#### (従来の技術)

第4図は雑誌「電子材料」1986年1月号P41,42の図4、図5に示された従来のシェアドセンスアンプの構成法を示す図であり、図において、1.1 はピット級、7.7 はピット級、2.2 は第1.第2のワード線、3はコラムデコータ、4.4 は1/〇級、1/〇級である。

またM1及びM2はメモリセルであり、それぞれトランジスタQ1. 容量C1及びトランジスタQ1. 容量C1及びトランジスタ

第5図は従来の第4図のセンスアンプ構成を使用した場合のMOSダイナミックRAMのチップアーキテクチャを示したものである。

図中、5 はセンスアンプ回路(トランジスタQ... ~Q...)5 a、 1 / 0 ゲート(トランジスタQ... Q...)5 b、ピット線プリチャージ回路(トラン ジスタQ...~Q...)5 c からなる部分を示す。ま た3 はコラムデータ、6 はロウデコーダを示して いス

シェアドセンスアンプはピット級対を1.7と 11.7とに分割した時、それぞれのピット級 にセンスアンプを設けずに1つのセンスアンプを 共用して使用する為、チップサイズを小さくでき、 低消費電力化に役立つという特徴がある。

次に動作について第4回及び第5回を用いて説明する。

シエアドセンスアンプの動作モードには 2 種類があり、Aプロック (コラムデコーダから違い側)のメモリセルがアクセスされた時のモードとBプロック (コラムデコーダに近い側) がアクセスされる時のモードの 2 種類である。

まず A ブロックのメモリセル M 1 がアクセスされる場合について記述する。まずビット線対 1. 1 '. 7, 7 ' とセンスアンプ回路 5 a の間のトランスファゲートを形成するトランジスタ Q。. Q。. Q。 か全てオンとなっていてビット線 1 と 7, 1 ' と 7 ' はそれぞれつながっている、即5ゲート信号 ø e g. . ø e g は高レベルであり、ま

たセンスアンプ活性化信号のsap は高レベル、のsam は低レベルになっていて、センスアンプ回路 5 a は非活性、コラムアドレス信号のv は低レベルになっていてトランジスタ Qs . Q。 はオフになっており、ピット線と I / O 線とは切り難されているものとする。

次に、 ø , cが低レベルになり、トランジスタQ・. . Q i e , i がはレベルになり非選択側プロックBのピット線はトランジスタQ i . . Q i がオフされる事によりセンスアンプ回路と切り離される。その後ワード線2がアクセスされてトランジスクQ i がオンし、メモリセル M 1 のデータはピット線1 「上に読み出される。しかる後に ø s a p , e , e s a p によりトランジスタQ i e . Q i s がオンしてセンスアンプが活性化し、メモリセルM 1 のデータがピット級1. 1 ・上に増

巾される。その後 φ √ が高レベルになるとトラン ジスタ Q , . Q 。 がオンしてピット線のデータは 1 / O線 . 1 / O線上に読み出される。

また1/〇線、「/〇線より読み出したデータに対して逆のデータを書きかえる事はトランジスタQ。・Q・を介して【/〇線、「/〇線のデータをセンスアンプ回路に伝達し該センスアンプ回路のフリップフロップを逆転させることに行われ、該センスアンプ回路によりピット線、ピット線1・1、上に読みこまれるべきデータが増巾されてメモリセルM1に書き込まれる。

また B プロックのメモリセル M 2 がアクセスされる時も類似の動作でデータが 1 / 0 、 1 / 0 級に読みだされる。

書き込み動作モードも同様である。

(発明が解決しようとする問題点)

従来のシェアドセンスアンプ装置は以上の様に 構成されているので、コラムデータ3の出力信号 ♥▼ をコラムデータ3から回路部5内に含まれる 1 / Oゲートにまで接続しなければならず、その

### 時間昭63-37891 (3)

為にピット線の間にピット線と同じ配線材料でφ、 を通すかまたは、別の配線材料を用いてφ、 を接 続する必要があった。またこのφ、 信号線は、ピット線に対して容量を形成するために、ピット線 容量にアンバランスを生じない様に構成する必要 があった。

この免明は、上記の様な問題点を解消するためになされたもので、コラムデータ出力信号 ø・の配線をピット線の間に通さず、また別の配線材料をも用いずに形成できる高感度のシエアドセンスアンプを有するMOSメモリ装置を得ることを目的とする。

(問題点を解決するための手段)

この発明に係るMOSメモリ装置は、p-chまたはn-chセンスアンプのいずれか一方のみをシエアし、I/Oゲートをコラムデコーダが設けられている側の分割ピット線端に設け、シエアされない他方のchのセンスアンプのうちI/Oゲートに近いものと違いものとでそのドライブ能力が異なるように構成したものである。

第1図は本発明の一実施例によるMOSメモリ 装置を示し、図において、8.81,10.101 はピット線、ピット線(第1、第2の分割ピット 繰対)、15.151は第3、第4のワード線、 14はコラムデコーダ、9.91は1/0線、1 /0線である。

第2図は、第1図のセンスアンプを構成した場合のMOSダイナミックRAMのプロック図を示したものである。シエアドセンスアンプの構成は、ピット線、ピット線がそれぞれる。 8 \*\* と10. 10 \*\* に分割されている。またそれぞれのピット線にはトランジスタQ\*\*\*。Q\*\*\*より構成されるnーchセンスアンプ13の一部を構成する第2のフリップフロップ及びトランジスタQ\*\*\*。Q\*\*\*な第1のフリップフロップが直接接続されている。またピット線、ピット線を分割するのはより構成される転送ゲート20a、20トである。

各々のピット線、ビット線を分割している転送

(作用)

この発明におけるシエアドセンスアンプは、p - chまたは n - chのいずれか一方のセンスアンブ のみがシエアされ、分割されたビット線は各々他 方のchのセンスアンプを有し、1/0ゲートをコ ラムデコーダが設けられている側の一方のビット 線端に設け、かつシエアされない他方のchのセン スアンプは1/0ゲートに近いものと違いものと でそのドライブ能力に差が与えられているから、 コラムデコーダ出力信号用の配線をピット線間に 設けずともよく、かつ1/Oゲートがピット線端 にありながら十分なデータ増巾機能をもち、デー タを1/○級に転送できる。またパターンレイア ウト上もチップ面積は従来例に比べてもほぼ同じ ですみ、消費電力も従来例並みの高性能を有する。 また読み出しデータと逆のデータをメモリセルに 書込む際の不具合が解消される。

#### (実施例)

以下、この発明の一実施例を図について説明する。

ゲート20a、20bの間(12に相当)には、トランジスタQxxx、Qxxにより構成されるp-chセンスアンプ(第3のフリップフロップ)12aが1組あり、かつトランジスタQxx、Qxx、Qxx をプリチャージするプリチャージ回路12bが存在する。またコラムデコーダ14の出力信号 exを受けていた。「ノ〇線に転送する1ノ〇ゲート(トランジスタQxx、Qxx に相当)はn-chセンスアンプ13とコラムデコーダ14との間に位置する(16を示す)。

そして本実施例では上記 n - chセンスアンプ l 1. 13及び p - chセンスアンプ l 2 a によりシェアドセンスアンプ l 0 0 が構成されている。

次に本実施例装置の動作モードについて述べる。 本装置の動作モードには2種類あり、A^プロックのメモリセルM3がアクセスされる時とB^ プロックのメモリセルM4がアクセスされる場合 の2種類のモードである。

第3図は各クロックのタイミングチャートを示

## 特閒昭63-37891 (4)

し、実験はB´プロック、破線はA´プロックが アクセスされた時を示す。以下このタイミングチャートに沿って説明を行う。

#### (1) A 'プロックがアクセスされた時

時刻に \*\* 1.0. 1.0. は共に V\*\*\*レベルにプリチャージされている。 t = 1. で o\*\*\*が低レベルになりビット線、ビット線 1.0. 1.0. はトランジスタQ\*\*\*。Q\*\*\*がオフして切り離される。次に t = 1. において o\*\*\*でが低レベルになりビット線、ビット線 8.8 のプリチャージ、イコライズが終了する。 t = 1. でワード線 1.5 が立ち上がりメモリセル M 3 のデータが読み出される。

t=t。ですsameが高レベルになりn-chセンスアンプ11が活性化し、またほぼ同時にすsamが低レベルになりp-chセンスアンプ12aも活性化しビット級。ビット級8.8 \* 上にメモリセルのデータが0 V および (Vcc-Via) V に増巾される。次いでt=t。ですciが高レベルになり増巾されたデータがトランジスタQia、Qirを介

してピット線、ピット線10、10 1上に転送される。 t = t。においてn - chセンスアンプ13が φ s A M i により活性化されピット線、ピット線10、10 1上にも0 V及び (Vcc - Vcc) Vに、データが増巾される。次いでt = t, でø v が高レベルになり I / O、I / O線9、9 1にデータが転送される。

#### 転させる必要がある。

### 〔2〕 B´プロックがアクセスされた時

t - t。においては、先に述べたA・プロックがアクセスされた時と同じである。 t - t , においてøetが低レベルになりビット級、ビット級 8 ,

8 ' は切り離される。 t = t : で o r c が低レベルになり、ビット線、ビット線10. 10 ' の ブリチャージ・イコライズが終了する。 t = t : で ワード線15 ' が立ち上がりメモリセルM4のデータが読み出される。 t = t : で o s s x x i が高レベルになり n - ch センスアンプ13が活性化し、ほぼ同時に o s x p が低レベルになり p - ch センスアンプ12aも活性化し、ビット線・ビット線・ロ・ファンプ12aも活性化し、ビット線・ビット線・ロ・10 ' 上にメモリセルデータが0V及び(VェーV、x ) Vに増巾される。 次いで t = t : で o r が高レベルになり1/〇、1/〇線9、9 ' のデータが転送される。

また書き込み動作は従来例と変わらずA \* プロック選択時の様な問題はない。

本発明は以上の様に構成され動作するために以 下に示すような効果がある

各々分割されたピット線対に直接接続された n-chセンスアンプ 1 1 . 1 3 のサイズにアンバランスを設けドライブ能力に差をつけて、つまり 1 / Oゲートと同一ピット線対に設けられた n-ch

### **特開昭63-37891 (5)**

センスアンプ13を他方のセンスアンプ11より そのサイズを大きくして、読み出しデータに対し ての逆データの書き込みをスムーズに出来る様に してある。

また1/〇、1/〇級の転送ゲート16がコラムデコーダに接して構成されるため、コラムアドレス選択信号 ø v の配線をピット線間に設けたり、また他の配線層を用いて設ける必要がない。またメモリセルから読み出されたデータがまず n - ch センスアンブ11.13で直接増中されるのに対し、従来例では一度転送ゲート、即当しなければならない為、センス感度は本発明の方が向上している。

本発明の1/OゲートはB・プロックにある為にA・プロックが選ばれた時に転送ゲートを2度 適遇しなければならないが、センスアンプ13が 有効な働きをするために全く不利にはならない。

またセンスアンプがp-chのものとn-chのも のとでパターンレイアウト上離れているため、ラ ッチアップ等の見地からもパターンレイアウトとやすい。またピット線の高レベルは従来例と全発同じ(Vcc-Vcc) Vまでであり、また、本発明では上述のようにp-chセンスアンプがパターンレイアウト上離れておりセンスアンプがパターンレイアウト上離れておりしているために、センス時のp-chセンスアンプ間の質通電流が従来例に比べてきく改善され、パワーカットの点で大きな効果がある。

また本発明ではビット線と I / O 線とが交差しない為に両者を同一の配線層で形成することも可能である。

また本発明ではn-chセンスアンプの個数が従来例に比べ2倍あるが、トランジスタQュュ、Qューのサイズを従来に比べ小さくできるためにトータルのパターンレイアウトの面積もほぼ同一にできる。

また本発明では従来例と同じくピット線プリチャージレベルが(Vss-Vェュ)/2=Vェ・であり、

# これはワード線をブーストしない時にメモリセルに書きこまれる電位(0V又はVcc-Vcc(メモリセルトランジスタのVcc)であり、センスの感度はダミーレベルをうまく読み出し電荷のほぼ中央に設定できるためにセンス感度はよく、ソフトエラー等にも強い。

なお、上記実施例ではp-chセンスアンプ分のみをシエアし、n-chセンスアンプ分のフリップフロップを2つ設けたが、逆にn-chセンスアンプ分のみをシエアし、p-chセンスアンプ分のフリップフロップを2つ設けてもよく、上記実施例と同様の効果を奏する。

また上記実施例ではCMOSのシエアドセンスアンプの構成について示したが、NMOSのシエアドセンスアンプとすることもでき、これはPーchセンスアンプ部をNーchトランジスタのみで構成された、昇圧回路を有するアクティブリストア回路を用いることにより実現できる。

#### (発明の効果)

以上のように、この発明に係るMOSメモリ装

置によれば、CMOSシエアドセンスアンプのうち一方の運電型のセンスアンプのみをシエアし、1/Oゲートをコラムデコーダに隣接して設け、シエアされない他方の運電型のセンスアンプは1/Oゲートに近いものと違いものとでそのドライブにカが異なるようにしたので、センス感度の向上、読み出しデータと逆データを書込む際のセンストまう一に強い等の種々の効果が得られる。

#### 4. 図面の簡単な説明


第1図はこの発明の一実施例によるMOSメモリ装置のセンスアンプの回路図、第2図は第1図のセンスアンプを使用した時のメモリセルのプロック図、第3図は第1図のセンスアンプのタイミングチャート図、第4図は従来例によるセンスアンプの回路図、第5図は第4図のセンスアンプを使用した時のメモリアレイのプロック図である。


図において、Q:・、Q:・はp - chトランジスタ、 1 2 a は p - chセンスアンプ(第 3 のフリップフ ロップ)、Q:i、Q:・はn - chトランジスタ、1


## 特開昭63-37891 (6)

1 は n - chセンスアンプ (第1のフリップフロップ)、 Q z z . Q z . は n - chトランジスタ、 1 3 は n - chセンスアンプ (第2のフリップフロップ)、 1 4 はコラムデコーダ、 1 5 . 1 5 ′ はワード線、 8 . 8 ′ は第1の分割ビット線対、 1 0 . 1 0 ′ は第2の分割ビット線対、 1 6 は 1 / Oゲート、 2 0 a . 2 0 b は転送ゲート、 1 0 0 はコラムデコーダである。


代理人 早 椒 憲 一








# 特開昭63-37891 (フ)





第1頁の続き 電発 明 者 松 本 憲 昌 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ エス・アイ研究所内

		*
	. •	
<b>\</b>		•